

高等职业教育校企合作新形态系列教材

# 现代集成电路制造工艺

---

(活页式)

主 编 胡晓明 周文清 张 辉

副主编 朱 琳 卓 婧 孙晓云

主 审 中国职业教育微电子产教联盟  
全国集成电路专业群职业教育标准建设委员会  
杭州朗迅科技有限公司 (“1+X”集成电路证书群单位)

西南交通大学出版社

· 成 都 ·

## 内容简介

本书主讲内容共八个模块知识，模块一为半导体产业和摩尔定律，模块二为硅晶圆和晶圆制备，模块三为芯片制造的污染与净化，模块四为集成电路成膜工艺，模块五为光刻中的光学与工艺设备，模块六为光刻、蚀刻和掺杂工艺，模块七为集成电路封装，模块八为集成电路芯片测试工艺。

本书内容特色：本书以活页式形式编写，把课程思政纳入每一模块教学；本书重点介绍了导体制造的双轮驱动力和摩尔定律，通过学习可了解单晶硅生长和晶圆制备，理解石英砂是怎样变成电子级硅 SGS 后成晶圆的，会学习芯片制造的污染与净化问题；从（硅热）氧化和淀积工艺到光刻、蚀刻和掺杂工艺，涉及集成电路制造工艺的全流程，简要介绍了从晶圆划片，到芯片粘接，再到 IC 成品封装过程；以重力式分选机为例，通过虚拟仿真的形式对芯片测试工艺进行详细阐述。本书的配套案例实验、虚拟仿真和习题巩固等有助于读者巩固学习。

本书适用于集成电路技术、微电子技术、电子信息工程技术、应用电子技术等专业教学，作者所在单位是全国集成电路专业群职业教育标准建设委员会会员单位，积极参与“1+X”集成电路开发与测试职业技能初级、中级和高级培训试点工作，此书是“1+X”集成电路开发与测试职业技能等级标准培训系列教材。

---

### 图书在版编目（CIP）数据

现代集成电路制造工艺：活页式 / 胡晓明，周文清，张辉主编. — 成都：西南交通大学出版社，2021.12  
ISBN 978-7-5643-8534-7

I. ①现… II. ①胡… ②周… ③张… III. ①集成电路工艺—高等教育—教材 IV. ①TN405

中国版本图书馆 CIP 数据核字（2021）第 266298 号

---

Xiandai Jicheng Dianlu Zhizao Gongyi

## 现代集成电路制造工艺

（活页式）

主 编 / 胡晓明 周文清 张 辉

责任编辑 / 穆 丰

封面设计 / 何东琳设计工作室

西南交通大学出版社出版发行

（四川省成都市金牛区二环路北一段 111 号西南交通大学创新大厦 21 楼 610031）

发行部电话：028-87600564 028-87600533

网址：<http://www.xnjdcbs.com>

印刷：四川玖艺呈现印刷有限公司

成品尺寸 185 mm × 260 mm

印张 16.5 字数 380 千

版次 2021 年 12 月第 1 版

印次 2021 年 12 月第 1 次

书号 ISBN 978-7-5643-8534-7

定价 59.80 元

课件咨询电话：028-81435775

图书如有印装质量问题 本社负责退换

版权所有 盗版必究 举报电话：028-87600562



## 序言

FOREWORD

2020年7月30日，集成电路设立为一级学科，2021年3月集成电路技术编入了职教专业目录，2021年10月中办国办印发《关于推动现代职业教育高质量发展的意见》，这些政策都是国家对集成电路产业最有力支持的证明，说明集成电路产业已经上升到了国家战略层面。

本书由胡晓明、周文清、张辉主编，是一部职业教育特色突出、充分反映集成电路产业发展最新进展的教材，由中国职业教育微电子产教联盟、杭州朗迅科技有限公司主审。全书共分为八个模块，模块一为半导体产业和摩尔定律，介绍了导体制造的双轮驱动力和摩尔定律；模块二为硅晶圆和晶圆制备，通过学习可了解石英砂是怎样变成电子级硅（SGS），而后形成晶圆的；模块三为芯片制造的污染与净化，介绍了芯片制造的污染问题与净化间知识；模块四为集成电路成膜工艺，介绍了(硅热)氧化和淀积工艺；模块五为光刻中的光学与光刻机技术，介绍了集成电路制造中涉及的光学知识和光刻机；模块六为光刻、蚀刻和掺杂工艺，介绍了集成电路制造工艺的全流程；模块七为集成电路封装，简要介绍了从晶圆划片，到芯片粘接再到IC成品封装过程；模块八为集成电路芯片测试工艺，以重力式分选机为例，通过虚拟仿真的形式对芯片测试工艺进行详细阐述。

本书根据集成电路制造工艺最新的岗位需求和工艺技术要求写成，对应生产线上较新工艺流程，是符合《“十四五”职业教育规划教材建设实施方案》

(教职成厅〔2021〕3号)文件规定的教材。本书适用于集成电路技术、微电子技术、电子信息工程技术、应用电子技术等专业教学,也可服务于“1+X”集成电路开发与测试的初级、中级和高级培训。本书为智媒体、活页式,把课程思政纳入每一模块教学,其配套案例实验和虚拟仿真及习题等有助于读者进行更好的学习。



杭州朗讯科技有限公司

2021年3月于杭州



## 前言

PREFACE

集成电路产业是高精尖电子技术发展的基石和灵魂，是国家战略性、基础性和先导性产业，是国家安全的重要保障，也是经济转型和产业升级的重要着力点，其发展水平已成为衡量一个国家综合实力的重要标志。芯片制造作为二十一世纪高新技术产业，被喻为国家的“工业粮食”，是所有整机设备的“心脏”，普遍应用于计算机、消费类电子、网络通信、汽车电子等领域，起着关键作用。集成电路产业是重点战略新兴产业，如果国家没有自己的集成电路产业，高新技术发展就受制于人，命运就掌握在别人手里。集成电路产业技术水平和产业规模已成为衡量一个国家的经济发展和科技进步的重要标志。从人才储备上来看，预计到 2030 年，集成电路产业人才缺口将达到 30~50 万人，形势较严峻，制造业、封测业、设计和制造工艺岗位（新增制造厂）需求巨大。2021 年前后，我国集成电路产业人才需求规模约为 72.2 万人，设计业为 26.8 万人，制造业为 24.6 万人，封测业为 20.8 万人，至 2021 年，我国集成电路产业仍然存在 26.1 万人的缺口。2020 年 7 月 30 日，教育部将集成电路设为一级学科；同年 8 月国务院颁布了《新时期促进集成电路产业高质量发展的若干政策》；2021 年 3 月，教育部把集成电路技术编入了职教专业目录（目录为 452-510401）。这些都为开展有中国特色的集成电路产业及人才培养提供了有力的政策支持，目前虽然我国集成电路制造工艺与国外存在技术代差，但是正在努力追赶，例如中芯国际的“N+2”工艺，完美绕开 7 nm 芯片的生产工艺。现在，我国已经把集成电路专业和产业提升到国家战略层面，这是支撑集成电路产业和专业改革的重要有力保证。本书在此背景下编写而成，愿为我国集成电路基础教育添一点力，发一分光。

本书共分为八个模块。模块一为半导体产业和摩尔定律，重点介绍了导体制造的双轮驱动力和摩尔定律；模块二为硅晶圆和晶圆制备，通过学习可了解单晶硅生长和晶圆制备，理解石英砂怎样变成电子级硅 SGS，再成晶圆；

模块三为芯片制造的污染与净化；模块四为集成电路成膜工艺，着重介绍（硅热）氧化和淀积工艺；模块五为光刻中的光学与光刻机技术，介绍了集成电路制造中涉及的光学知识和光刻机；模块六为集成电路制造的光刻、蚀刻和掺杂工艺，涉及集成电路制造工艺的全流程，从集成电路是如何光刻到晶圆上开始，到最后的 chip on wafer（有电路晶圆）是如何实现；模块七为集成电路封装介绍，简要介绍了从晶圆划片，到芯片粘接，再到 IC 封装成品过程；模块八为集成电路芯片测试工艺，以重力式分选机的操作过程为例通过虚拟仿真的形式进行芯片测试的详细阐述。本书适用于集成电路技术、微电子技术、电子信息工程技术、应用电子技术等专业教学，作者所在单位是全国集成电路专业群职业教育标准建设委员会会员单位，积极参与“1+X”集成电路开发与测试职业技能初级、中级和高级培训试点工作，此书是“1+X”集成电路开发与测试职业技能等级标准培训系列教材。

本书编写团队由胡晓明，周文清，张辉，朱琳，卓婧，孙晓云组成。张辉负责模块一和各模块课程思政的编写，孙晓云负责模块二及习题编写，朱琳负责模块七编写及全文的核对排版，卓婧负责模块八编写，周文清负责通读全文并初审，胡晓明负责模块三至模块六的编写并负责统稿和审核全文，同时感谢成书过程获得中国职业教育微电子产教联盟、全国集成电路专业群职业教育标准建设委员会的支持。本书在编写过程中还得到了杭州朗迅科技有限公司的技术支持，在公司多位资深技术工程师的配合下得以完成本书的编撰工作。此外，编写者对支持本书编写的所有人和单位表示由衷的感谢。

由于编者学术水平有限，书中难免存在表达欠妥之处，因此，编者由衷希望广大读者朋友和专家学者能够拨冗提出宝贵的修改建议，以便改进。修改建议可直接反馈至编者的电子邮箱：1049343550@qq.com。

书中专业术语较多，阅读时请参考文后附录。

编写组

2021年3月春



# 目录

CONTENT

<b>模块一</b>	<b>半导体产业和摩尔定律</b>	001
任务一	半导体产业简介	002
任务二	半导体发展方向	007
任务三	摩尔定律	010
任务四	IC 制造中的一些专业术语	013
<b>模块二</b>	<b>硅晶圆和晶圆制备</b>	021
任务一	半导体和硅	022
任务二	单晶硅生长和晶圆制备	029
任务三	晶圆检测	043
任务四	晶圆尺寸演变	045
<b>模块三</b>	<b>芯片制造的污染与净化</b>	052
任务一	芯片制造的污染	053
任务二	芯片制造的净化	059
<b>模块四</b>	<b>集成电路成膜工艺</b>	081
任务一	(硅热)氧化工艺	082
任务二	淀积	089
任务三	物理气相沉积法	103
<b>模块五</b>	<b>光刻中的光学与光刻机技术</b>	112
任务一	光刻中的光学	113
任务二	光刻工艺设备	120

模块六	光刻、蚀刻和掺杂工艺 .....	145
任务一	光刻 .....	146
任务二	蚀刻 .....	155
任务三	掺杂 .....	162
模块七	集成电路封装 .....	178
任务一	前段工艺 .....	180
任务二	后段工艺 .....	190
任务三	集成电路封装 .....	195
模块八	集成电路芯片测试工艺（现场实例）——“1+X”证书考证实例 .....	210
任务一	晶圆探针测试 .....	211
任务二	典型重力式分选机测试工艺 .....	219
参考文献	.....	239
附录	半导体制造专业词汇英汉对照 .....	240





## 模块一 半导体产业和摩尔定律

### 课程思政——要在厚植爱国主义情怀上下功夫

习近平总书记强调，要在坚定理想信念上下功夫，教育引导树立共产主义远大理想和中国特色社会主义共同理想，增强学生的中国特色社会主义道路自信、理论自信、制度自信、文化自信，立志肩负起民族复兴的时代重任。要在厚植爱国主义情怀上下功夫，让爱国主义精神在学生心中牢牢扎根，教育引导热爱和拥护中国共产党，立志听党话、跟党走，立志扎根人民、奉献国家。（摘自 2018 年 9 月 11 日人民网）

### 模块导读

芯片制造是高新技术产业，被喻为国家的“工业粮食”，是所有整机设备的“心脏”。半导体芯片行业作为半导体行业的主要代表，是整个电子信息技术行业的基础。摩尔定律得到业界认可并日益显示出对推动半导体产业发展的巨大作用，它对半导体发展的预测，目前基本正确。任务一介绍半导体产业；任务二说明半导体产业发展方向；任务三介绍摩尔定律，任务四列出了半导体制造的专业术语。

### 模块学习目标

- (1) 了解半导体产业链的基本概念，理解半导体产业发展的重要意义。
- (2) 了解半导体制造技术的发展方向，理解半导体制造的双轮驱动。
- (3) 掌握半导体产业的“摩尔定律”和特征尺寸概念。
- (4) 熟练掌握 IC（集成电路）制造中的一些专业术语。



## 任务一 半导体产业简介

### 子任务 1 半导体产业发展的重要意义

半导体产业（或集成电路产业）是高精尖电子技术发展的基石，是电子科技产品的灵魂，是国家战略性、基础性和先导性产业，是国家安全的重要保障，也是经济转型和产业升级的重要着力点，其发展水平已成为衡量一个国家综合实力的重要标志。

芯片作为人类电子世界最伟大的发明之一，已经出现在我们生活的方方面面，影响并改变着我们的生活方式。2000 年以来，以集成电路为基础的电子信息产业成为世界第一大产业。目前，发达国家 GDP（国内生产总值）增长部分的 65% 与集成电路有关。世界各国与地区纷纷将芯片作为国家重点战略，美国、欧洲、日本等发达国家与地区通过大量的研发投入确保技术领先，韩国、新加坡等通过积极的产业政策推动集成电路产业取得飞速发展。集成电路产业其技术水平和产业规模已成为衡量一个国家或地区经济发展、科技进步的重要标志。图 1.1 所示为集成电路芯片局部放大照片，图 1.2 所示为 QFP（扁平封）芯片。




图 1.1 集成电路芯片局部放大照片




图 1.2 QFP 芯片图



集成电路具有很强的撬动性，促进了包括自动化装备、制造装备以及精密仪器、微细加工等 40 多个工程技术的发展。芯片产业 1 美元的产值，可以带动信息产业 10 美元的产值和 100 美元 GDP，如图 1.3 所示。而全世界集成电路的全年产值撬动的生产总值相当于中国和美国 GDP 之和。日本是我国电子元件进口的最大来源国，特别是在电容、电阻和电感等产品领域更为突出。2010 年以来三类产品自日进口所占比重分别为 35.0%、28.1%和 18.6%。




图 1.3 IC 的撬动经济比

集成电路 (Integrated Circuit, IC) 是国家重点战略新兴产业，我国如果没有自己的集成电路产业，高新技术发展就受制于人，命运就掌握在别人手里。未来中国如果不建立自己的产业核心技术体系，失去的不仅仅是经济利益，产业安全也将没有保障。我们要为集成电路专业和产业发展贡献力量！

## 子任务 2 半导体芯片产业链

半导体芯片行业作为半导体行业的主要代表，是整个电子信息技术行业的基础。半导体芯片产业链（见图 1.4）环节包括 IC 设计、晶圆制造及加工、封装及测试环节，拥有复杂的工序和工艺。

### 1. 半导体芯片上游产业：芯片设计

芯片设计主要根据芯片的设计目的进行逻辑设计和规则制定，并根据设计图制作掩模以供后续光刻步骤使用。根据 SEMI (Semiconductor Equipment and Materials International, 国际半导体协会) 数据，我国芯片设计行业保持了较快的增长态势，2020 年我国芯片设计行业销售额首次突破 500 亿美元，全行业设计企业数量为 2 218 家，同比增长 24.6%。

20 世纪 80 年代，电子行业出现了几种新的分工模式，包括 IDM (Integrated Device Manufacture, 集成电路制造) 模式、Fabless 模式和 Foundry 模式。在台积电成立以前，半导体行业只有 IDM 一种模式。IDM 模式，是指由一个厂商独立完成芯片设计、制造和封装三大环节，英特尔、三星和德州仪器是全球最具代表性的 IDM 企业。IDM 模式的优势在于资源的内部整合优势，以及具有较高的利润率。Fabless (无晶圆制造的设计公司) 是指专注于芯片设计业务，只负责芯片的电路设计与销售，将生产、测试、封装等环节外包的设计模式，代表企业有高通、博通、英伟达、AMD 等。Foundry 即晶圆代工厂，指只负责制造、封测的一个或多个环节，不负责芯片设计，可以同时为多家设计公司提供服务的模式，代表企业有台积电、中芯国际、格罗方德等。



## 2. 半导体芯片中游产业：晶圆制造及加工

晶圆制造是半导体制造过程中最重要也是最复杂的环节，其主要的工艺流程包括热处理、光刻、蚀刻、离子注入、薄膜沉积、化学机械研磨和清洗。根据 ICinsights 数据，全球前十大硅晶圆制造厂中，台积电、联电和力晶来自中国台湾地区，格罗方德（Global Foundries）来自美国，三星（Samsung）来自韩国，中芯国际和华虹半导体来自中国大陆，Towerjazz 来自以色列。2020 年第四季度全球晶圆代工营收排行中，中芯国际和华虹半导体分别位列第 5 名和第 9 名。近年来随着半导体产能逐渐向中国大陆转移，中国大陆迎来投资建厂热潮，以半导体芯片中的核心材料晶圆为例，2017—2020 年全球拟投产晶圆厂近 42%集中在中国大陆。

## 3. 半导体芯片下游产业：封装及测试

芯片封测完成对芯片的封装和性能、功能测试，是产品交付前的最后工序。封装测试位于半导体产业链的中下游，包括封装和测试两个环节。根据 Gartner 测算，封装和测试在整个封测流程中的市场份额占比约为 80%~85%和 15%~20%。封装是指对制造完成的晶圆进行划片、贴片、键合、电镀等一系列工艺，以保护晶圆上的芯片免受物理、化学等环境因素造成的损伤，增强芯片的散热性能，以及将芯片的 I/O 端口引出的半导体产业环节。

半导体测试贯穿了半导体整个产业链，芯片设计、晶圆制造以及最后的芯片封装环节都需要进行相应的测试，以保证产品的良率。目前国内封测市场在全球占比达 70%，行业的规模优势明显，更多是通过资源整合和规模扩张来推动市占率的提升。中国封装业起步早、发展快，中国封测环节在全球已经具备一定的竞争力，2020 年全球前十大封测企业中，中国企业长电科技、通富微电和华天科技分别位列 3、6、7 名。

## 4. 半导体产业设备

半导体设备是集成电路产业的重要支撑，价值量较高，且具有较高的技术壁垒，研发难度大、周期长，直接关系到芯片设计能否落成实物，产品可靠性和良率能否达到设计标准，以及国内行业是否能够参与全球竞争。根据 iBS（IBS 公司数据报告）数据，先进工艺的集成电路大规模生产线投资可达到百亿美元量级，其中 70%~80%是半导体设备相关投资，用于芯片制造的设备占半导体设备总支出的 81%。半导体设备集中应用于晶圆制造和封测两个环节，其市场规模随着下游半导体的技术发展和市场需求而波动。在晶圆制造环节使用的设备被称为前道工艺设备，在封测环节使用的被称为后道工艺设备。前道工艺设备进一步细分为晶圆处理设备和其他前端设备，如光刻机等；后道工艺设备分为测试设备和封装设备。SEMI 在 2020 年 12 月 15 日发布报告，预测 2020—2022 年半导体设备市场规模持续上升，2020 年市



场规模达到 689 亿美元，2022 年将达到 761 亿美元。




图 1.4 半导体芯片产业链

2018 年，中国进口集成电路为 4 175.7 亿个，总金额为 3 120.6 亿美元（20 584.1 亿人民币），比 2017 年增加 19.8%，占我国进口总额的 14.6%。集成电路进口额第一次超过 3 000 亿美元，进口额不仅超过了原油这一战略物资，而且超过了农产品、铁矿、铜、铜矿、医药品的总和。中国集成电路产值不足全球产值的 10%，而市场需求却接近全球 1/3；全球 77% 的手机是中国制造，但其中不到 3% 的手机芯片是国产的。2019 年，中国集成电路进口数量为 4 451.34 亿个，同比增长 6.6%。在进口金额方面，2019 年，中国集成电路进口金额为 3 055.5 亿美元，同比下降 2.1%。到 2020 年 6 月，尽管疫情的影响仍然在蔓延，但全球半导体贸易统计组织（WST）预期其半导体市场会有一个小幅的反弹（至 4 260 亿美元），而 2021 年则预期会上升至 4 520 亿美元。在未来十几年，汽车电子和工业电子有望成为半导体行业增长最迅速的两大领域，而消费电子、数据处理和通信电子的增速将趋于稳定。根据预测，2022 年全球半导体行业销售收入将达到 5 426.4 亿美元，下游应用市场的变革将进一步推动芯片的需求。



### 任务一学习成果评价

以团队小组为单位完成任务，以学生个人为单位实行考核。

姓名	半导体产业发展的重要意义			半导体产业链			得分
	自评	同学评	教师评	自评	同学评	教师评	
说明： 1. 每人总分为 100 分。 2. 每人每项为 50 分制，计分标准为：不会讨论计 1~15 分，基本会讨论计 16~30 分，会讨论和提问较好计 31~40 分，讨论学习很好计 41~50 分。 3. 采用分层打分制，建议权重记为：自评分占 0.2，同学评分占 0.3，教师评分占 0.5，然后加权算出每名同学在本实验中的综合成绩。							



## 任务二 半导体发展方向

### 子任务 1 半导体制造技术发展之路

在今后十年里,便携式电子产品(如智能电话、便携式计算机、掌上计算机 PDA、电子医疗器械等)以其小型化、低重量、低电压、低功耗、无须制冷等优点而备受青睐,有望成为发展最快的电子产品门类。据报道,1993 年,低压、低功耗 IC 在整个 IC 市场所占份额仅为 4%,而到 2018 年,低压、低功耗 IC 将占整个 IC 市场的 40%,这些电子产品对 IC 芯片(如 DRAM、SRAM、DSP 等)的要求是低压(电源电压为 1 V 或更低)、低功耗(小于 100 mW)、高性能。尽管按等比缩小的 CMOS 工艺以集成度高、功耗最低、成本最低被认为是实现上述要求的最佳工艺,但是最近研究表明,当电源电压低于 1 V 时,普通体硅 CMOS 电路速度剧减,这是因为当降低阈值电压时,很难做到不使器件电流驱动性能下降和不增大静态泄漏电流,加之器件驱动性能的下降低器件寄生效应(如源、漏间结电容)、内层互连布线和结电容的增加而显得更为严重。因此,为了实现 CMOS 芯片的高速、低功耗,必须在以下几个方面进行技术上的革新,如更新 IC 设计,采用新型材料(如 SOI、低介电介质),使低阻金属(Cu)互连。更新体硅 IC 设计必将增加电路的复杂性,从而增加 IC 制造成本。因此,除了在改进 IC 设计和优化工艺方面下功夫以外,更应着重寻找新材料与新结构的器件。

1959 年美国仙童公司的诺伊思(R.Noicy)开发出用于 IC(见图 1.5)的 Si 平面工艺技术,从而推动了 IC 制造业的大发展。




图 1.5 仙童公司制造的 IC(1959 年)

### 子任务 2 半导体制造的双轮驱动力发展

#### 1. 特征尺寸

从技术发展路线说,半导体制造的驱动力之一是特征尺寸(feature size)不断



缩小。集成度是集成电路技术进步的标识性参数，提高集成度的关键是缩小晶体管尺寸，而缩小晶体管尺寸集的关键是微细加工技术，其标志即半导体制造的特征尺寸，是衡量集成电路工艺水平的关键指标。

特征尺寸，指的是半导体制造工艺可以实现的平面结构的最小尺寸，通常是指最窄的线宽。把集成电路芯片放大，可以看到类似印制电路板上的线条（见图 1.6）。而集成电路的细胞是晶体管，是由不同导电物理性能的区域形成，这些区域从平面看就是不同形状、不同尺寸的线条。特征尺寸指的就是可以做到的线宽或间隙的最小尺寸，显然这个尺寸越小，晶体管的尺寸就越小，在硅片的单位面积所容纳的晶体管就越多，集成电路的集成度就越高。换句话说，同样规模的集成电路，特征尺寸越小，占用的硅片面积就越小，集成电路的成本就越低。




图 1.6 特征尺寸与关键尺寸

特征尺寸是集成电路水平的标志，集成电路特征尺寸的大小取决于一系列制造工艺的复杂性和设备的精确度，其中最关键的是光刻工艺和设备，有关技术将在后面专门介绍。特征尺寸越小，技术门槛越高，制造厂需要的投资越大。从早期的几十亿美元到近年超过百亿美元的巨大投资和随之而来的风险，使特征尺寸一次又一次地减小成为企业激烈竞争的焦点。特征尺寸的减小带来的进步，不仅仅是集成度的提高。在电路内部，特征尺寸越小，信号传递距离越短，速度越快；同时还有工作电源电压降低，功率消耗降低的优点。特征尺寸的关键，又称为关键尺寸（Critical Dimension, CD），是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。

## 2. 晶圆尺寸

半导体制造的驱动力之二是晶圆尺寸不断增大。晶圆直径增加一半，产出芯片数量翻番。2018 年，上海华力一条 12 inch（1 inch $\approx$ 2.54 cm）全自动芯片线上，首批 55 nm 工艺产品顺着轨道进入流水线，开始试流片。这标志着总投资 135 亿元的“909”工程升级改造项目，历经短短 16 个月，已建成第一条国资控股、超大规模的 12 inch 集成电路芯片生产线，验收后将跨入更高工艺级别。显微镜下，一片锅盖大小的“晶圆”，集成排布着万千枚芯片。当今集成电路业界，高端晶圆直径渐大，可



达 16 inch (约 45 cm); 以直径计算半导体晶圆的尺寸主要有 50 mm (2 inch)、75 mm (3 inch)、100 mm (4 inch)、150 mm (6 inch)、200 mm (8 inch) 与 300 mm (12 inch) 等规格, 现以 12 inch 为主, 如图 1.7 所示。在摩尔定律的影响下, 半导体硅片正在不断向大尺寸的方向发展。

同时, 代表芯片刻制细密程度的 CD 渐小, 可达 5 nm 以下。一片晶圆从 8 inch 放大到 12 inch, 直径增加 50%, 单位面积上可产出的芯片数量则增加 100%, 技术能级翻番, 规模效应显著。中国的集成电路企业将形成“12 inch + 8 inch”这一国际主流的芯片制造格局, 制造大量国内急需的高端集成电路, 并具备承担和支撑国家“核高基”重大科技专项的能力。




图 1.7 “wafer 晶圆”直径变大示意

## 任务二学习成果评价

以团队小组为单位完成任务, 以学生个人为单位实行考核。

姓名	半导体制造技术发展之路			半导体制造的双轮驱动力发展			得分
	自评	同学评	教师评	自评	同学评	教师评	
说明: 1. 每人总分为 100 分。 2. 每人每项为 50 分制, 计分标准为: 不会讨论计 1~15 分, 基本会讨论计 16~30 分, 会讨论和提问较好计 31~40 分, 讨论学习很好计 41~50 分。 3. 采用分层打分制, 建议权重记为: 自评分占 0.2, 同学评分占 0.3, 教师评分占 0.5, 然后加权算出每名同学在本实验中的综合成绩。							



## 任务三 摩尔定律

### 子任务 1 摩尔定律的起源

“摩尔定律”是英特尔公司创始人之一戈登·摩尔（Gordon Moore）于 1965 年在总结存储器芯片的增长规律时（据说当时在准备一个讲演）所使用的一份手稿中提出来的，并在 1965 年总结后得此名称。摩尔定律纵横 IT（信息技术）产业发展几十年，左右着半导体技术进程，迄今未衰。摩尔定律是一个有关集成电路发展趋势的著名预言，该预言直至今日依然适用。集成电路自发明四十年来，集成电路芯片的集成度每三年翻两番，而且加工特征尺寸缩小一半。

摩尔定律：芯片上的晶体管数量每 18 到 24 个月翻一番。图 1.8 所示是摩尔在 1965 年的报纸上所引用的图。




图 1.8 摩尔在 1965 年的报纸上所引用的图

图 1.8 中显示出晶体管密度每过 12 个月增加一倍，然而，在摩尔的简短论著中并没有对这方面进行完整的论述。摩尔发表那篇论文的本意是为了探讨如何合理缩减集成电路晶体管体尺寸、降低制造成本的方法。更重要的是，他知道这种尺寸上的缩小将带来重要的意义：未来的集成电路将会更便宜，功能更多，数量也更多，从而使电子产品日趋廉价化、普及化，并终将对人类的生活、工作产生巨大影响。在摩尔定律中提到减少成本是集成电路最大的吸引力之一，并且随着技术发展，集成化程度越高，低成本的优点更为明显。对于简单的电路来说，每个部件的费用与电路中所含晶体管的数量成反比关系。但同时，随着集成度的提高，电路复杂性也随之提高，由此带来的制造成本也将提高。摩尔的原作仅仅只有 4 页纸的篇幅，而现在的文章篇幅却长多了。这是因为我们所说的“摩尔定律”这一个名称其实并不是十分严谨，因为它并非科学或自然界的一个定律，至多也仅仅是一个规律，用来




描述不断改进半导体生产工艺所带来的一个指数级增长的独特发展规律。

那么摩尔所提到的“最小元件成本的复杂性”究竟指什么呢？制造缺陷、制造成本与集成度之间又存在什么样的关系？让我们按本意来改写一下摩尔定律（晶体管倍增定律）：使换算后每个晶体管制造成本达到最低的集成电路芯片所含的晶体管个数每年将倍增。


经过这样改写的摩尔定律，或许就更加地贴近摩尔先生的本意了。但是仅凭这样的一句话，仍然很难准确地表达增加集成度所带来的元件成本下降与集成电路制造成本间的互动关系。未来集成电路行业仍将保持较快发展势头，新兴领域每年将提供大量优质人才需求，传统电子制造企业就业待遇增长不明显，人才需求数量稳中有降。根据测算，未来 3 到 5 年整个集成电路和新兴领域电子信息相关行业每年高职层次新增用人需求为 2 000 人左右，我国集成电路产业仍然存在 26.1 万人的缺口，现在，我国已经把集成电路专业和产业提升为国家的战略层面，这是支撑集成电路产业和专业改革的有利条件。

## 子任务 2 摩尔定律的意义

大多数读者都已经知道每个芯片都是从硅晶圆中切割得来，下面是一幅集成芯片的硅晶圆图像，如图 1.9 所示（右边的硅晶圆是采用 0.13 微米制程 P4 所用的硅晶圆）。通过使用化学、电路光刻制版技术，将晶体管蚀刻到硅晶圆之上，一旦蚀刻完成，单个芯片被一块块地从晶圆上切割下来。



(a) 60 年代



(b) 90 年代

图 1.9 20 世纪 60 年代和 90 年代 IC 对比

总的来说，一套特定的硅晶圆生产设备所能生产的硅晶圆尺寸是固定的，因为对原设备进行改造来生产新尺寸的硅晶圆的花费是相当惊人的，这些费用几乎可以



建造一个新的生产工厂，这样我们就无法随心所欲地增大晶圆尺寸。自从摩尔定律得到业界认可并日益显示出对推动半导体产业发展的巨大作用以来，不同机构、不同专家也提出过许多半导体发展的预测，目前基本正确。图 1.10 所示为 1970—2020 年的 IC 关键尺寸工艺变化。




图 1.10 1970—2020 年的 IC 关键尺寸工艺变化

### 任务三学习成果评价

以团队小组为单位完成任务，以学生个人为单位实行考核。

姓名	摩尔定律的起源			摩尔定律意义			得分
	自评	同学评	教师评	自评	同学评	教师评	
说明：							
1. 每人总分为 100 分。							
2. 每人每项为 50 分制，计分标准为：不会讨论计 1~15 分，基本会讨论计 16~30 分，会讨论和提问较好计 31~40 分，讨论学习很好计 41~50 分。							
3. 采用分层打分制，建议权重记为：自评分占 0.2，同学评分占 0.3，教师评分占 0.5，然后加权算出每名同学在本实验中的综合成绩。							



## 任务四 IC 制造中的一些专业术语

### 1. Wafer Fabrication

Wafer Fabrication (晶圆制造): 本工序的主要工作是在晶圆上制作电路及电子元件(如晶体管、电容、逻辑开关等),其处理程序通常与产品种类和所使用的技术有关,但一般基本步骤是先将晶圆适当清洗,再在其表面进行氧化及化学气相沉积,然后进行涂膜、曝光、显影、蚀刻、离子植入、金属溅镀等反复步骤,最终在晶圆上完成数层电路及元件加工与制作。

### 2. IDM

IDM (Integrated Device Manufacturer) 是集成商模式,集设计、制造、封装测试为一体。IDM 指的是垂直整合制造商,即涵盖了集成电路设计、晶圆制造、封装和测试所有环节的模式。该模式对技术和资金实力均具有很高的要求,为少数国际大型企业所采纳,如英特尔、三星、德州仪器等。

### 3. Foundry

Foundry 指的是晶圆委外加工厂商,其自身不设计集成电路,而是受集成电路设计企业的委托,为其提供晶圆制造服务。由于晶圆生产线的投入很大,且工艺水平要求较高,这类企业一般具有较强的资金实力和工艺水平。Foundry 模式的集成电路制造具有规模经济效益,适合大规模生产,同时集成电路制造具有重资产、重技术的特点,产线建设成本高、沉没成本高。采用此类模式的企业包括台积电、X-FAB、中芯国际等。

### 4. Fabless

Fabless 指的是无晶圆厂的集成电路设计企业,其主要从事集成电路的设计和 sales,而将晶圆制造、封装及测试环节通过委外方式进行处理。该模式下,集成电路设计企业可以专注于集成电路的研发,而不必投资大量资金建设晶圆生产线、封装测试工厂等。目前,全球绝大多数集成电路企业均为 Fabless 模式,包括美国高通等。

芯片设计已成为集成电路产业的上游,起到“龙头”作用,Fabless 经营模式主要一般为:组织研发人员进行芯片设计,形成设计版图;将版图交给晶圆委外加工厂商,委托其加工生产晶圆片;将加工好的晶圆片交给封装测试企业,委托其进行晶圆的切割、封装和测试,得到芯片成品;将芯片成品直接或通过经销商销售给方案商、模组厂或整机厂等下游客户。

与其他类型的企业相比,Fabless 的运营模式有利于提升新技术和新产品的开发速度,确保企业始终站在行业技术前沿,保持并扩大自身技术优势。由于这种模式下的初始投资规模较小,对企业的资金负担不大,后续也不需要过高的管理成本,因此这种模式也得到了许多轻资产的 IC 设计企业的青睐。芯片本身是一种高精密度的器件,这种模式下虽然可以降低成本,但同样也要承受制造工艺质量、市场问题等风险。



## 5. Wafer

Wafer (晶圆), 是指硅半导体集成电路制作所用的硅晶片, 由于其形状为圆形, 故称为晶圆<sup>①</sup>。

其原始材料是硅。高纯度的多晶硅溶解后掺入硅晶体晶种, 然后慢慢拉出, 形成圆柱形的单晶硅, 硅晶棒在经过研磨、抛光、切片后, 形成硅晶圆片, 也就是晶圆。业界经常说的 6 inch、8 inch、12 inch 指的就是晶圆生产线的尺寸。Wafer 一般由晶圆厂, 如台积电、三星等 Fab 生产制造。晶圆结构如图 1.11 所示, 下面具体进行讲解。数字 1 为芯片 (chip)、die 器件 (device)、电路 (circuit)、微芯片 (microchip) 或条码 (bar): 所有这些名词指的是在晶圆表面占大部分面积的微芯片图形。Die: 一片 Wafer 上的一小块晶片晶圆体。由于 Die 尺寸 (size) 的不同, 一片 Wafer 所能容纳的 Die 数量不同。Die 一般由封装厂对 Wafer 进行切割而得。Chip: 封装厂将 Die 加个外壳封装成可以焊在电路板上的芯片。




图 1.11 晶圆结构

数字 2 为划片线 (scribe line), 划锯线 (saw line) 或街区 (street avenue): 这些区域是在晶圆上用来分隔不同芯片之间的间隔区。划片线通常是空白的, 但有些公司在间隔区内放置对准标记, 或测试的结构。

数字 3 为工程试验芯片 (engineering die) 和测试芯片 (test die): 这些芯片与正式器件芯片或电路芯片不同。它包含特殊的器件和电路模块用于对晶圆生产工艺的电性测试。

数字 4 为边缘芯片 (edge die): 在晶圆的边缘上的一些掩模残缺不全的芯片而产生的面积损耗。由于单个芯片尺寸增大而造成的更多边缘浪费会由采用更大直径晶圆所弥补。推动半导体工业向更大直径晶圆发展的动力之一就是减少边缘芯片所占的面积。

数字 5 为晶圆的晶面 (wafer crystal plane): 图中的剖面标示了器件下面的晶格

<sup>①</sup> 本书前三个模块把没有电路功能的晶圆叫裸晶圆 Wafer, 业界也叫作硅片, 即本书前三个模块中裸晶圆与硅片同义, 模块 3 后的晶圆指的是有电路功能的 IC Wafer。



构造。此图中显示的器件边缘与晶格构造的方向是确定的。

数字 6 为晶圆定位边 ( Wafer Flats ) / 凹槽 ( Notches ) : 例如图示的晶圆有主定位边 ( Major Flat ) 和副定位边 ( Minor Flat ) 。 300 mm 和 450 mm 直径的晶圆都是用凹槽作为晶格导向的标识。这些定位边和凹槽在一些晶圆生产工艺中还辅助晶圆的套准。

## 6. CP

CP ( Chip Probing , 晶圆测试 ) 的测试对象是 Wafer , 目的是筛选出坏的 Die 并且喷墨标识, 使其在封装环节前被淘汰掉, 能减小封装和测试的成本。基本原理是下探针加信号激励给 Die , 然后测试功能。CP 一般在晶圆厂进行。

## 7. FT

FT ( Final Test , 最终测试 ) 的测试对象是 Chip , 目的是筛选符合设计要求的芯片, 然后将芯片卖给客户。FT 一般在封装厂进行。

## 8. MPW

MPW ( Multi Project Wafer , 多项目晶圆 ) , 就是将多个使用相同工艺的集成电路设计放在同一晶圆片上流片, 制造完成后, 每个设计可以得到数十片芯片样品, 这对于原型 ( Prototype ) 设计阶段的实验、测试已经足够了。MPW 有点类似于拼团, 晶圆厂会给出一个特定时间, 让芯片公司一起流片 ( Tape Out ) , 这个过程也称为 Shuttle ( 穿梭往返 ) 。该次制造费用由所有参加 MPW 项目的公司按照 Die size 分摊, 这可以极大地降低产品开发风险, 但是要赶时间, 错过了只能等下次了。

## 9. 国家、行业标准界定的术语和定义

以下术语和定义适用于“1 + X”集成电路开发及应用标准:

( 1 ) 晶圆 ( Wafer ) : 一个或多个电路或器件在其中制成的半导体材料或是在某种衬底上淀积的一种材料, 一般是扁而圆的片子。

( 2 ) 单晶硅片 ( Mono Crystalline Silicon Chip ) : 由单晶硅锭上切割下的, 或经研磨、抛光等后续加工处理的圆盘状硅单晶薄片。

( 3 ) 单晶炉 ( Crystal Growing Furnace ) : 以高温熔化方法由原材料制备或提纯单质或化合物半导体单晶锭的设备。

( 4 ) 切片机 ( Slicing Machine ) : 将半导体单晶等脆硬棒材切割成适当厚度片材的设备。

( 5 ) 氧化 ( Oxidation ) : 指将氧气加入硅晶圆后在晶圆表面形成二氧化硅的过程。

( 6 ) 扩散 ( Diffusion ) : 只由浓度梯度所引起的粒子运动。

( 7 ) 淀积 ( Deposition ) : 又称沉积, 是指在晶圆 wafer 上淀积一层膜的工艺。

( 8 ) 光刻 ( Photoetching 或 photolithography ) : 平面型晶体管和集成电路生产中的主要工艺, 是对半导体晶片表面的掩蔽物 ( 如二氧化硅 ) 进行开孔, 以便进行杂质的定域扩散的一种加工技术。



(9) 掩膜版 (Mask): 又称掩膜, 是经曝光显影形成在基片上, 用以选择性地阻挡辐射线或化学、物理腐蚀媒质穿透的抗蚀剂屏蔽图层。

(10) 蚀刻 (Etch): 用化学或物理方法有选择地从硅片表面去除不需要的材料的过程。

(11) 离子注入 (Ion Implantation): 指将被加速的离子注入半导体晶体中, 在该晶体中形成 P 型、N 型或本征电导率区域。

(12) 测试机 (IC Tester): 测量集成电路管芯或封装后的集成电路器件电器参数的设备。

(13) 集成电路 (Integrated Circuit): 将全部或部分电路元件不可分割地连在一起, 并形成电互连, 以致就结构和产品而言被视为不可分割的微电路。

(14) 封装 (Package): 对一个或多个半导体芯片、膜元件或其他元器件的包封, 它提供电连接及机械和环境的保护。

(15) 划片机 (Scribing Machine): 在制有完整集成电路芯片的半导体圆片表面按预定通道刻画出网状沟槽, 以便将其分裂成单个管芯的设备。

(16) 引线键合 (Wire Bonding): 将管芯上的焊点和管座基板上的焊点用适当的细金属丝进行低阻连接的工序。

(17) 点胶头 (Dispenser Needle): 属于自动装片机的配件产品, 是在引线框架的芯片座上点银浆的部件。

(18) 塑料封装机 (Plastic Packaging Machine): 又称塑封机, 是在一定温度下, 用模压塑封树脂对键合后的管芯进行封装的设备。

(19) 打标机 (Marker): 将器件的商标、型号等标志清晰打印在器件封壳表面的设备。

(20) 分选机 (IC Sorter): 与集成电路测试仪连接进行常温或高、低温条件下的集成电路测试和分类的设备。

(21) 原理图 (Schematic Diagram): 表示电路板上各器件之间连接原理的图表。

(22) 印制电路板 (PCB Printed Circuit Board): 又称印刷电路板、印刷线路板, 是重要的电子部件, 是电子元器件的支撑体, 是电子元器件电气连接的载体。

(23) PCB 图 (PCB Diagram): 电路板的映射图纸, 它详细描绘了电路板的走线, 元件的位置等。

(24) 物料清单 (BOM, Bill of Material): 描述产品零件、半成品和成品之间的关系。

(25) 集成电路版图 (IC Layout): 简称版图, 是指按照一定的集成电路工艺设计规则, 将与电路中各种器件相对应的设计层次有序地排列、组合、叠加而形成的一套用于制作掩膜版的数据。

(26) 光刻胶 (Photoresists): 一种有机化合物, 是微电子技术中微细图形加工的关键材料之一。



(27) 飞边 (Burrs): 又称溢边、披锋、毛刺等, 大多发生在模具的分合位置上。

(28) 测试夹具 Test Fixture 由众多金黄色的导电触片组成, 因其表面镀金而且导电触片排列如手指状, 所以又称为“金手指”。

(29) 版图设计 (Layout Design): 指将前端设计产生的门级网表通过 EDA (电子设计自动化) 设计工具进行布局布线和进行物理验证并最终产生供制造用的 GDSII (Geometry Data Standard II, 几何数据标准) 数据。

### 任务四学习成果评价

以团队小组为单位完成任务, 以学生个人为单位实行考核。

姓名	半导体制造的专业术语 (中)			半导体制造的专业术语 (英)			得分
	自评	同学评	教师评	自评	同学评	教师评	
说明: 1. 每人总分为 100 分。 2. 每人每项为 50 分制, 计分标准为: 不会讨论计 1~15 分, 基本会讨论计 16~30 分, 会讨论和提问较好计 31~40 分, 讨论学习很好计 41~50 分。 3. 采用分层打分制, 建议权重记为: 自评分占 0.2, 同学评分占 0.3, 教师评分占 0.5, 然后加权算出每名同学在本实验中的综合成绩。							

### 本模块知识小结

本模块主要介绍了半导体产业发展的重要意义和半导体产业链, 重点介绍了半导体发展方向的双轮驱动力及摩尔定律, 最后介绍了半导体制造的专业术语。通过学习本模块内容, 可使读者了解半导体产业链的上中下游产业, 可掌握摩尔定律和特征尺寸概念, 也可掌握 IC 的一些专业术语如 IDM、Fabless 和 Foundry, 这都可



为读者理解与学习后续模块的内容奠定基础。

A series of horizontal dashed lines extending from the left margin, providing a space for writing or notes.





3. 2018 年中国进口集成电路总金额为 3 120.6 亿美元 ( 20 584.1 亿元 ), 集成电路进口额第一次超过\_\_\_\_亿美元, 进口额不仅超过了原油这一战略物资, 而且超过了农产品、铁矿、铜、铜矿、医药品的总和。通过上数据如何去理解半导体产业链对我国国民经济的意义?

4. 如何理解中美的“芯片之战”就是国家之战、未来之战?

5. 学好“现代集成电路制造工艺”课程的意义是什么?

6. 解释下列术语:

( 1 ) CD

( 2 ) Character window

( 3 ) Chemical-mechanical polish ( CMP )

( 4 ) Chemical vapor deposition ( CVD )

( 5 ) Chip

( 6 ) CIM

( 7 ) Circuit design

( 8 ) Clean room

( 9 ) Compensation doping

( 10 ) CMOS

( 11 ) Computer-aided design ( CAD )

( 12 ) Conductivity type

( 13 ) Contact

( 14 ) Control chart

( 15 ) nanometer ( nm )

( 16 ) nanosecond ( ns )



## 模块一学习总结报告

班级		组 别	
小组成员			
记录		时 间	
模块总结报告	<p>要点：请分段阐述模块任务理解、资讯内容收集、计划与决策讨论、任务实施体会、考核评价意见等方面内容。</p>		
批阅记录	<p>教师签名： _____ 日期： _____</p>		

022



A series of horizontal dashed lines for handwriting practice, starting from the pencil illustration and extending down the page.